中国版Chiplet标准发布  或重塑全球半导体产业链

                                                                      2023-01-07  青野云麓

2023-01-07  04:12 中国经营报官方帐号

本报记者 李玉洋 上海报道

在中国首个原生Chiplet（芯粒，也称小芯片，是指预先制造好、具有特定功能、可组合集成的晶片）技术标准发布后，Chiplet概念股迎来一波走强势头。

日前，由中国集成电路领域相关企业和专家共同主导制定的《小芯片接口总线技术要求》团体标准，正式通过工信部中国电子工业标准化技术协会的审定并发布。据悉，该技术标准对中国集成电路产业延续“摩尔定律”，突破先进制程工艺限制具有重要意义。

2022年3月，Intel、AMD、ARM、高通、三星、台积电、日月光、Google Cloud、Meta和微软等巨头成立Chiplet标准联盟，制定了通用Chiplet的高速互联标准“Universal Chiplet Interconnect Express”（以下简称“UCIe”），而中国首个Chiplet技术标准的发布，是因产业发展“顺势而为”。在有了UCIe这样的国际标准，中国还需要一套属于自己的Chiplet技术标准吗？

对此，作为小芯片标准的主要发起人和起草人，中国计算机互连技术联盟（CCITA）秘书长郝沁汾表示，在国内研发先进制程受到客观影响的大背景下，企业对于属于中国的Chiplet技术标准的诉求是比较强烈的，很多国内厂商都希望去应用Chiplet技术，也希望国内推动这一技术的标准化。

而芯谋研究总监王笑龙告诉《中国经营报》记者：“政治干预经济，美国要孤立中国，中国当然要有自己的标准，没办法完全看国际标准。”电子创新网CEO张国斌也认为，中国版Chiplet技术标准的发布具有两重意义，一是防止标准被政治因素影响，二是以这个标准为基础，打造中国的Chiplet产业体系。

需有中国版的Chiplet技术标准

时间退回到2020年8月，中科院计算所牵头成立了中国计算机互连技术联盟，重点围绕Chiplet小芯片和微电子芯片光I/O（输入/输出）成立了两个标准工作组，就前者而言，CCITA于2021年5月在工信部立项了Chiplet标准，即《小芯片接口总线技术要求》，由中科院计算所、工信部电子四院和国内多个芯片厂商合作展开标准制定工作。小芯片接口标准制定集结了国内产业链上下游60多家单位共同参与研究。

据了解，中国自建的Chiplet技术标准描述了CPU、GPU、人工智能芯片、网络处理器和网络交换芯片等应用场景的小芯片接口总线技术要求，包括总体概述、接口要求、链路层、适配层、物理层和封装要求等，以灵活应对不同的应用场景、适配不同能力的技术供应商，通过对链路层、适配层、物理层的详细定义，实现在小芯片之间的互连互通，并兼顾了PCIe（一种高速串行计算机扩展总线标准）等现有协议的支持，列出了对封装方式的要求。

“Chiplet是大势所趋，随着摩尔定律逐渐放缓，需要高级封装技术继续提升芯片或者模组的晶体管密度。”张国斌表示，UCIe主要是由几家国际大厂来主导，中国厂商扮演跟随角色，“要推必须是代工厂、封测厂、芯片设计企业一起搞”。对此，半导体行业资深观察人士王如晨观点更为直接，他认为UCIe对相关中国企业明显有排他性。

截至目前，基于Chiplet架构进行芯片设计，但由于技术门槛较高，如果只靠自身完成全部设计，需要芯片厂商具备从芯片整体的架构设计到其中并行或者串行物理层接口，甚至先进封装的能力，当下只有Intel公司能做到；因此，在我国首先需形成完整的、面向Chiplet架构设计芯片的社会分工，在此基础上，形成Chiplet标准则更加重要。

王笑龙表示：“在目前形势下，美国不想带中国玩，所以说Chiplet我们肯定要搞，在参考国际标准的基础上，我们也要提自己的一些东西，独立自主加上尽可能国际合作的双结合。”

郝沁汾也持有类似观点。他表示，中国小芯片标准更偏重本土化的需求，与UCIe并不是竞争关系，目前CCITA已经在考虑和Intel UCIe在物理层上兼容，以降低IP厂商支持多种Chiplet标准的成本。

“我们自己制定Chiplet标准，除了参照企业的设计研发能力外，还要切实参考国内的生产制造的能力。”王笑龙补充说。

规模化落地是挑战

在王如晨看来，中国推出自己的Chiplet技术标准时间紧迫，“这个动作对中国来说更现实，我们不仅遭受摩尔定律困扰，还遭受钳制”。

他认为，在成熟的工艺区间，尤其14纳米或再进一步的节点，如果全产业链协同一体，反而能化解很多挑战，并能驱动上游被钳制的环节进步。“中国这方面确实也有自己的差异化优势，一是产业链完整，二是市场因素。大国体量或者巨型市场的好处，就是一旦纵横两个维度协同起来，一个领域很容易上规模。这就可能会与美国胁迫的同类联盟，形成两大生态，也是芯片行业的两种商业、供应链操作系统。”

言下之意，中国制定自己的Chiplet技术标准，通过成熟制程实现Chiplet的堆叠封装能从一定程度缓解对先进制程的依赖，特别是在中美科技争端持续的背景下。然而，难点也有不少。

“一是虽然由官方主导，但市场化要素会有自己的考量，毕竟有些企业所在赛道没被钳制，或者受影响较小，积极性不够，未来利益不均；二是Chiplet这个领域还是有技术挑战的，不可能只停留在成熟工艺，毕竟各家所处领域、应用场景不同，消费互联网和工业互联网以及更多场景的产品与技术诉求不统一，前者演进要更快。”王如晨说。

他还表示，大部分企业通常能突破部分供应链钳制，长期看中国真正遭受压力的，其实是产业互联网、数字基础设施以及相关场景。“美国打击的主要是中国工业数字支撑力，尤其产业互联网、AI底层等要素，很多口实落在军事、军民两用等上面。”王如晨说。

随着国内首个原生Chiplet技术标准发布，不少上市公司借机向外界释放量产消息，Chiplet概念股持续走强。对此，王如晨表示：“炒作也正常，芯片行业近几年来一直在炒作，关键还是看能不能落地，真能落地的话，还是会有一定声量。毕竟有市场因素，一旦上规模，就能形成事实性的行业标准，以中国在全球供应链中的地位，尤其是制造业、终端、中间产品的竞争力，辐射海外，也会有自己的一定地盘。”

他指出，现在的供应链乃至产业竞争，很少是单一企业的竞争，而呈现为联盟、生态之间的竞争。Chiplet技术标准虽然已经发布，但切忌内卷、内耗和反复妥协。

“如果没有热情，只是狭义的半导体公司、官方机构，即便有几家系统或终端企业（手机、PC、家电或物联网企业）参与，还是很难发展好，得有基础设施类企业才能产生更大的协同。”王如晨表示，没有基础类公司参与，Chiplet也很难规模化，BAT、京东、抖音、拼多多背后对半导体的需求很大，且更能匹配成熟工艺。

“2013年，台积电创始人张忠谋就说，未来影响全球半导体行业的公司，会有华为、阿里巴巴这些类型的企业，华为是一个维度，阿里巴巴是另一个维度。”王如晨表示。

《Chiplet生逢其时，中国半导体企业如何借此破局？｜芯片行业观察》

2022-08-02  10:43  张通社  上海

编者按：

作为半导体EDA领域新秀企业之一的瞬曜EDA近日与张通社联合打造了“芯片行业观察”栏目，通过结合媒体人与芯片行业从业者的认知与观点，旨在分享半导体行业现状与趋势，以飨读者，欢迎留言交流。

近年来，关于“摩尔定律”即将走向终结的观点大行其道，“后摩尔时代”已成为业内一大热词。随之而来的问题是，如何在现有的工艺制程下，既能继续提升芯片的性能，又能保持成本不变或降低？

处于风口当中的Chiplet技术，正被不少业内人士视为摩尔定律放缓之后、中国半导体企业弯道超车的机会。尤其是华为被美国制裁、先进芯片受制之后，Chiplet备受市场关注。据Omdia报告，到2024年，Chiplet的市场规模将达到58亿美元，2035年则超过570亿美元，Chiplet的全球市场规模将迎来快速增长。

事实上，Chiplet并非是一个新的概念，其概念最早源于1970年代诞生的多芯片模组，即由多个同质或异质的较小芯片组成大芯片，也就是从原来设计在同一个SoC中的芯片，被分拆成许多不同的小芯片分开制造再加以封装或组装，故称此分拆之芯片为“小芯片”（Chiplet）。

2015年，Marvell创始人周秀文博士在ISSCC 2015上提出MoChi（Modular Chip，模块化芯片）概念，这是Chiplet最早的雏形。近年来，这个概念开花结果，AMD、英特尔、台积电、英伟达等国际芯片巨头均开始纷纷入局Chiplet。同时，随着入局的企业越来越多，设计样本也越来越多，开发成本也开始下降，大大加速了Chiplet生态发展。

01.Chiplet：延续摩尔定律的新法宝

目前，主流系统级单芯片（SoC）都是将多个负责不同类型计算任务的计算单元，通过光刻的形式制作到同一块晶圆上。作为先进封装技术的代表，Chiplet走向了和传统SoC完全不同的道路。它将复杂芯片拆解成一组具有单独功能的小芯片单元die（裸片），通过die-to-die将模块芯片和底层基础芯片封装组合在一起，类似于搭建乐高积木，形成一个系统芯片，以实现一种新形式的IP复用。

Chiplet技术的发展和兴起，既是技术发展需要，也是经济规律的驱动。如今单品出货上亿的手机SoC研发成本往往达到10亿美元以上，而物联网细分领域的出货和利润难以覆盖这样的研发投入。为此，芯片行业正在积极探索在单个封装里实现分解SoC、多芯片异构集成的Chiplet技术，来平衡这种研发投入上升和出货量下降之间的矛盾。

从其技术特点和当前进展综合来看，Chiplet的优势主要归结为几个方面：首先，Chiplet可以大幅提高大型芯片的良率。目前在高性能计算、AI等方面的巨大运算需求，推动了逻辑芯片内的运算核心数量快速上升，同时配套的SRAM容量、I/O数量也在大幅提升，整个芯片晶体管数量暴涨。而通过Chiplet设计，可将超大型的芯片按照不同的功能模块切割成独立的小芯片，进行分开制造，既能有效改善良率，也能够降低因不良率导致的成本。

其次，Chiplet可以降低设计的复杂度和设计成本。若在芯片设计阶段，就将大规模的SoC按照不同的功能模块分解为一个个的芯粒，那么部分芯粒可以做到类似模块化的设计，而且可以重复运用在不同的芯片产品当中。这样可以大幅降低芯片设计的难度和设计成本，同时也有利于后续产品的迭代，加速产品的上市周期。

此外，Chiplet还能降低芯片制造的成本。将SoC进行Chiplet化之后，不同的芯粒可以根据需要来选择合适的工艺制程分开制造，然后再通过先进封装技术进行组装，不需要全部都采用先进的制程在一块晶圆上进行一体化制造，这样可以极大的降低芯片的制造成本。

尽管优势突出，并不是所有芯片都适合使用Chiplet，不少情况下单颗集成的系统芯片会更有价值。相较之下，AI芯片对于芯片的设计规模要求最高，且需整合高频宽记忆体，高速I/O、高速网络等模组。Chiplet架构一般采用3D集成方案，减小了芯片面积，扩展了空间，是对AI芯片最佳、最具经济效益的设计。

此外，国内半导体创业企业中做CPU、GPU等“大芯片”的企业越来越多，随着功能集成要求更多，性能要求更高，设计面临的挑战也越来越大，Chiplet则可以实现不同功能模块的区隔，根据各自的最优迭代节奏分阶段演进，有效降低研发难度。

Chiplet也非常适合汽车自动驾驶芯片。由于汽车自动驾驶芯片对于算力要求非常高，芯片的面积很大，成本很高，车规级的认证周期又很长，采用Chiplet设计，不仅可以降低设计难度、提升良率、降低设计和制造成本，更为关键的是还能够提供更高的安全性和快速迭代。

在数字经济趋势下，各种超大算力芯片将有望率先采用基于Chiplet的设计实现思路和工程实践方法。高性能服务器/数据中心、自动驾驶、笔记本/台式电脑、高端智能手机等将在未来几年成为Chiplet的主要应用场景，引领该市场增长。

02.UCIe：Chiplet 互联标准的关键一步

尽管有诸多优势加持，但Chiplet也面临不少挑战。受限于不同架构、不同制造商生产的die之间的互连接口和协议的不同，设计者必须考虑到工艺制程、封装技术、系统集成、扩展等诸多复杂因素。同时还要满足不同领域、不同场景对信息传输速度、功耗等方面的要求，使得Chiplet的设计过程异常艰难，而解决这些问题的最大挑战就是缺少统一的互连标准协议。

此外，随着Chiplet逐步发展，未来来自不同厂商的芯粒之间的互联需求必然会爆发。因此，在技术成熟和形成商业潮流之前，行业厂商需要搭起一座Chiplet互联接口标准化的“桥梁”。

今年3月，AMD、Arm、英特尔、高通、三星、台积电、微软、谷歌、Meta、日月光十家半导体产业上下游企业组成UCIe（Universal Chiplet Interconnect Express）产业联盟。对于半导体行业来说，众星捧月般的UCIe问世，意味着一个可以推广普及的Chiplet 标准来了！

作为一个由诸多半导体、科技巨头所建立的组织，UCIe产业联盟已经推出UCIe 1.0标准，UCIe 1.0标准是针对Chiplet技术建立的，它定义了封装内Chiplet之间的互连，以实现Chiplet在封装级别的普遍互连和开放的Chiplet生态系统。

该标准是一个三层协议，物理层负责电信号、时钟、链路协商、边带等，裸片适配层（Die-to-Die Adapter）为芯粒提供链路状态管理和参数协商，它可选地通过循环冗余校验 （CRC）和重传机制保证数据的可靠传输，UCIe接口通过这两层与标准互连协议层相连。

此前，各厂商实现芯粒封装均采用独家定制技术，这给芯粒技术进一步普及带来了很高的成本和阻力，UCIe接口技术标准化以后，让终端使用者打造SoC芯片时，可以自由搭配来自多个厂商生态系统中的小芯片零件，这将加速推动开放的Chiplet平台发展，并横跨x86、Arm、RISC-V等架构和指令集。

值得注意的是，一个月后，芯原微电子、超摩科技、芯和半导体、芯耀辉等中国大陆半导体企业相继宣布加入该联盟，UCIe迎来了首批中国军团。截至目前，摩尔精英、灿芯半导体、忆芯科技、芯耀辉、牛芯半导体、芯云凌、长鑫存储、超摩科技、希姆计算、世芯电子、阿里巴巴、OPPO、爱普科技、芯动科技、蓝洋智能等多家国内企业已成为UCIe联盟成员，为发力Chiplet的中国半导体产业注入了一针强心剂。

03.多路并进,助推Chiplet技术在国内发展

对于中国半导体而言，Chiplet被视为中国与国外差距相对较小的先进封装技术，有望带领中国半导体产业在后摩尔时代实现质的突破。中国企业亦在Chiplet上有所作为，积极融入UCIe生态，走向Chiplet研发的道路。

华为海思是国内最早尝试Chiplet的厂商之一。2014年，华为海思与台积电合作的64位Arm架构服务器处理器Hi16xx，采用台积电异构CoWoS 3D IC封装工艺，将16nm逻辑芯片与28nm I/O芯片集成在一起，实现了具有成本效益的系统解决方案，可以视为早期Chiplet实践。

除华为之外，国内其他诸多半导体公司也有了惊喜的进步。如芯原股份有望是业内首批推出商用Chiplet的公司，近年来一直致力于Chiplet技术和产业的推进。基于“IP芯片化，IP as a Chiplet”和“芯片平台化，Chiplet as a Platform”两大设计理念，芯原推出了基于Chiplet架构所设计的高端应用处理器平台，目前该平台12nm SoC版本已完成流片和验证，正在进行Chiplet版本的迭代。

在Chiplet领域已耕耘多年的芯动科技，推出的首款高性能服务器级显卡GPU“风华1号”就使用了Innolink Chiplet技术，将不同功能不同工艺制造的Chiplet进行模块化封装，成为一个异构集成芯片。2022年4月，它又率先推出国产自主研发物理层兼容UCIe标准的IP解决方案——Innolink Chiplet。据悉，这是国内首套跨工艺、跨封装的Chiplet（芯粒）连接解决方案，且已在先进工艺上量产验证成功。

寒武纪在2021年11月发布了其第三代云端AI芯片思元370，基于7nm制程并且是其首款基于Chiplet技术的AI芯片，在一颗芯片中封装2颗AI计算芯粒（MLU-Die），每一个MLU-Die具备独立的AI计算单元、内存、IO以及MLU-Fabric控制和接口，通过MLU-Fabric保证两个MLU-Die间的高速通讯，可以通过不同MLU-Die组合规格多样化的产品，实现不同算力、内存和编解码器的组合。

摩尔精英也在探索建立一个SiP的平台，通过严选的SiP芯片、借力现有的KGD裸片过渡，统一芯片生产和品质控制，建立一站式Chiplet研发、生产、销售协作平台，从而能让更多的芯片企业享受到SiP设计和柔性生产的服务。

除了上述厂商，相继宣布加入UCIe联盟的超摩科技、芯耀辉等公司，以及正在默默采用Chiplet技术攻坚的诸多高性能CPU、GPU和大型AI芯片初创公司等，国内芯片设计、应用产业链都积极参与到全球Chiplet生态系统中一起协作，为相关行业技术规范、标准的完善添砖加瓦。

04.Chiplet潮流下的危与机

虽然Chiplet正展现出诸多好处和市场潜力，但是要充分发挥其效力，仍面临着一些需要解决的难题和挑战。

其中，解决互联标准只是第一步，要将Chiplet真正结合在一起，最终还要依靠先进封装。目前台积电拥有CoWoS/InFO、英特尔拥有EMIB、Fovores 3D等，Chiplet使用的先进封装多种多样，而UCIe1.0标准没有涵盖用于在小芯片之间提供物理链接的封装/桥接技术。未来随着Chiplet 技术的发展终究会使小芯片间的互联达到更高的密度，要应对先进封装功能和密度的不断提升，散热、应力和信号传输等都是重大的考验。

对于芯片设计来说，虽然依托Chiplet无需再去设计复杂的大芯片，但是将SoC分解Chiplet化，并将其整合到一个2.5D/3D封装当中，会带来系统复杂度的大幅提升，在系统设计方面存在较大挑战。

芯片测试层面，将一颗大的SoC芯片拆分成多个芯粒，相较于测试完整芯片难度更大，尤其是当测试某些并不具备独立功能的Chiplet 时，测试程序更为复杂。同时，为了提升合封后的整体良率，Chiplet集成也对测试和质量管控提出了更高的要求，此外也对晶圆级CP与Chiplet合封后成品FT测试流程和测试设备提出更高挑战。

除了芯片设计、验证、封装与测试以外，支持Chiplet芯片设计的EDA工具链以及生态是否完善，是否可持续发展，也是Chiplet技术成功所需要解决的关键问题。Chiplet技术需要EDA工具从架构探索、芯片设计、物理及封装实现等提供全面支持，以在各个流程提供智能、优化的辅助，避免人为引入问题和错误。

UCIe 1.0在很大程度上是一个“起始”标准，本质上只定义了2D和2.5D芯片封装，而没有3D直接die-to-die技术（如即将推出的fooveros direct）。随着3D芯片封装的出现，Chiplet理念下不同die的堆叠，同样将面临可靠性、信号完整性、电源完整性、热分析等一系列仿真分析验证问题，需要EDA与芯片设计厂商携手破解。

针对于此，芯和半导体早在去年年底已全球首发了“3DIC先进封装设计分析全流程”EDA平台，是业界首个用于3DIC多芯片系统设计分析的统一平台，为用户构建了一个完全集成、性能卓著且易于使用的环境，提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的3DIC全流程解决方案，全面支持2.5D Interposer、3DIC和Chiplet设计。

成立于2021年4月的中国EDA创新“黑马”瞬曜 EDA，不仅在数字验证领域，用“中国高铁”的方式，填补了数字芯片验证在目前市场上的技术空白，并在成立不到一年的时间内就获得了客户订单，得到了客户的积极认可与肯定。

在日前举办的CCF Chip 2022大会上，公司创始人傅勇在国产数字EDA工具链技术论坛上，分析了Chiplet设计方法学对数字验证的新挑战，并介绍了瞬曜为解决系统级高速验证和仿真方面的需求所做的努力。

目前，瞬曜EDA推出了RTL高速仿真器ShunSim，该高速仿真器可以实现对百亿门超大规模集成电路的仿真验证，效率较市面上的传统仿真器高出10-100倍，产品内置经过了大量商用案例验证的稳健安全的仿真内核Verilator，具备商业广阔前景和持续迭代能力。

据傅勇介绍，ShunSim采用了智能编译分割技术，能够将原本跑在一个 CPU 上的设计，分割成好几个小的模块进行，这使 ShunSim 能够充分发挥多服务器多核并行算力，十分适合Chiplet芯片设计。

同时，为完善验证方案，增强芯片验证效率，瞬曜开发了全新一代系统级验证方案YAOVIP，帮助芯片设计师更快、更准确的定位和发现问题。由此，瞬曜EDA基于这两大产品线构建的平台级芯片验证解决方案，可为Chiplet等关键芯片设计，提供专业的数字验证方案和服务支持。

“作为SoC的后继者，Chiplet对于国产半导体行业是一个很好的发展机遇。作为EDA厂商，瞬曜非常希望有机会与各IP厂商、高校、研究所合作，切实拿出不一样的技术方案。”诚如傅勇所言，Chiplet新型设计技术的出现，对国内集成电路产业无疑是后来居上的有利契机，而UCIe 1.0标准的推出，将会打通芯粒跨厂商互联的最后一道屏障，助力半导体产业的发展。

但Chiplet模式的发展还有很长的路要走，它既是一次技术升级，包括封装测试技术、EDA工具、芯片架构设计等，也可能带来一次对传统半导体产业链的重构。面对接下来的Chiplet在全球市场上的井喷式增长，中国半导体企业踏上风口却仍需努力，通力合作，拿出一流的Chiplet产品，方能提升我国半导体在高性能芯片上的生产能力，站上后摩尔时代的大舞台。

《一文弄懂Chiplet及概念股》

2022-08-07  14:34   v形大反转  广东

风险提示：本文内容参考各研究所相关研报及公开资料（详见附录），不代表本人观点，也不构成任何投资建议。您看过本文后做出的任何投资决策与本人无关，市场有风险，投资需谨慎。

相关股票：

芯原股份、晶方科技、长电科技、通富微电、华天科技、华峰测控

投资要点：

• Chiplet带来产业链环节颠覆式改变，设计弹性、成本节省、加速上市等众多优点。

• Chiplet新型设计技术的出现，是国内IC产业弯道超车的有利契机。

• 据Omdia报告，预计2024年Chiplet市场规模会达到58亿美元，2035年则超过570亿美元。

正文部分

8月5日，半导体板块掀涨停潮，38只涨停、另有14只股票涨幅超过10%。从细分来看，Chiplet概念最为抢眼。那么，什么是Chiplet？该技术的价值何在？概念股有哪些？

一、传统IC产业的挑战

随着芯片工艺不断演进，硅的工艺发展趋近于其物理瓶颈，晶体管再变小变得愈加困难，摩尔定律放缓，但是算力和存储的需求爆发，传统方式推进芯片性能很难维持产业的持续发展，行业进入后摩尔时代。

当前IC技术瓶颈与业务需求的主要矛盾在于：

• 单位算力与数据量增速的矛盾：人工智能、大数据、5G 等技术发展，使数据量呈指数级增加，而单位算力的增速却愈发迟缓。

• 性能和功耗比提升的矛盾：芯片性能的提升会伴随着功耗的大幅增长，从而导致应用场景碎片化，无法摊薄芯片成本。

• 研发成本和交付周期增加：随着先进制程的进步，芯片制造成本与研发投入也大大增加。目前，5nm芯片的研发费用已经超过5亿美元 ，3nm的研发费用预期将超过15亿美元。

而从后摩尔时代创新的方式看，主要围绕新封装、新材料和新架构三方面展开，如下图所示：

• 新封装领域，3D 封装、SiP（System In a Package，系统级封装）已实现规模商用，以 SiP等先进封装为基础的 Chiplet 模式未来市场规模有望快速增长，目前台积电、AMD、Intel 等厂商已纷纷推出基于 Chiplet 的解决方案。

• 新材料领域，随着 5G、新能源汽车等产业的发展，硅难以满足对高频、高功率、高压的需求以 GaAs、GaN、SiC 为代表的第二代和第三代半导体迎来发展契机。

• 新架构领域，以 RISC-V 为代表的开放指令集将取代传统芯片设计模式，更高效应对快速迭代、定制化与碎片化的芯片需求。为应对大数据、人工智能等高算力的应用要求，AI NPU 兴起。存内计算架构将数据存储单元和计算单元融合为一体，能显著减少数据搬运，极大地提高计算并行度和能效。长期来看，量子、光子、类脑计算也有望取得突破。

二、新封装： Chiplet模式有望兴起

Chiplet也称“小芯片”或“芯粒”，它是一种功能电路块，包括可重复使用的IP块（Intellectual Property Core，是指芯片中具有独立功能的电路模块的成熟设计，也可以理解为芯片设计的中间构件）。具体来说，该技术是将一个功能丰富且面积较大的芯片裸片（die）拆分成多个芯粒（chiplet），这些预先生产好的、能实现特定功能的芯粒组合在一起，通过先进封装的形式（比如3D封装）被集成封装在一起即可组成一个系统芯片。（chiplet模式示例图见下）

Chiplet 模式兼具设计弹性、成本节省、加速上市等优势，已被公认为后摩尔时代半导体产业的最优解集之一，在产业链上下游企业的共同推进下，Chiplet已经加速进入商业应用，应用领域包括新一代移动通信、高性能计算、自动驾驶以及物联网等。

综合而言，Chiplet具有如下优势（Soc与Chiplet的对比见下图）：

• 通过把大芯片分割成芯粒，可有效改善生产的良率，降低制造成本。

• 模块化设计思路可以提高芯片研发速度，降低研发成本。也可以使用现有的成熟芯片降低开发和验证成本。

• 可根据不同IP的需求，选择适合的工艺节点。在芯片设计中，对于不同目的和类型的电路，并不是最新的工艺就总是最合适的。在目前的单硅片系统里，系统只能在一个工艺节点上实现。而对于很多功能来说，使用成本高风险大的最新工艺既没有必要又非常困难，比如一些专用加速功能和模拟设计。在chiplet模式下，做系统设计的时候则有了更多的选择。对于追求性能极限的模块，比如高性能CPU，可以使用最新工艺；而特殊的功能模块，比如存储器，模拟接口和一些专用加速器，则可以按照需求选择性价比最高的方案。

• 架构设计的灵活性。以chiplet构成的系统可以说是一个“超级”异构系统，给传统的异构SoC增加了新的维度，至少包括空间维度和工艺选择的维度。首先，先进的集成技术在3D空间的扩展可以极大提高芯片规模；第二，结合前述的工艺灵活性，可能在架构设计中有更合理的功能/工艺的权衡；第三，系统的架构设计，特别是功能模块间的互联，有更多优化的空间。

• 不同的芯粒可以使用不同的工艺节点制造，甚至可以有不同的供应商提供。一些经过验证且技术成熟的芯粒可以重复使用，这样做既减少了企业的设计时间和成本，还能有效扩充企业的资源库。

三、Chiplet的难点及发展趋势

让多个芯粒互联起来并最终异构集成成为一个大芯片，主要有两个技术难点：

• 互联。如何让芯粒之间高速互联，是Chiplet技术落地的关键。芯片设计公司在设计芯粒之间的互联接口时，首要保证的是高数据吞吐量，另外，数据延迟和误码率也是关键要求，还要考虑能效和连接距离。

• 封装。怎么把多个Chiplet封装起来，而且解决好散热问题：一是封装体内总热功耗将显著提升；二是芯片采用2.5D/3D堆叠，增加了垂直路径热阻；三是更加复杂的SiP，跨尺度与多物理场情况下热管理设计复杂。

云岫资本的报告显示，目前台积电、英特尔、AMD等国际巨头相继布局 Chiplet，标准协议是其中的重要部分。今年 UCIe 标准的推出对Chiplet行业起到了非常大的推动作用，各大厂商可以用同一个协议快速迭代。未来Chiplet 产业会逐渐成熟，形成包括互联接口、架构设计、制造和先进封装的完整产业链，中国厂商面临巨大发展机遇。

据云岫资本判断，短期内，各Chiplet厂商会“各自为营”地通过自重用和自迭代利用这项技术的多项优势，而在接口、协议、工艺都更加开放和成熟的未来，产业链的各环节都将迎来换血，“晶体管级复用”会成为现实。

四、相关股票

• 芯原股份：公司将着力发展Chiplet业务，以实现IP芯片化并进一步实现芯片平台化，为客户提供更加完备的基于Chiplet的平台化芯片定制解决方案。

• 长电科技：公司已加入UCle产业联盟，共同致力于Chiplet核心技术突破和成品创新发展，积极推动Chiplet接口规范标准化。公司去年推出了XDFOI全系列极高密度扇出型封装解决方案，该技术是一种面向Chiplet的极高密度、多扇出型封装高密度异构集成解决方案。

• 晶方科技。晶圆级TSV是Chiplet技术路径的一个重要部分，晶方科技也在研究Chiplet技术路径的走向。

• 通富微电：背靠AMD（chiplet首家商业化大规模生产的IC企业），AMD占公司营收40％。公司在Chiplet、2.5D、3D堆叠等方面均有布局和储备。

• 华天科技：掌握Chiplet相关技术。

• 华峰测控：chiplet需求增加的CP测试对测试机有带动作用。

参考研报或文章：

1. 云岫资本，《2022年中国半导体投资深度分析与展望》

2. 黄晶晶，《中国大陆芯片IP TOP1公司，5nm设计项目流片，发力Chiplet 业务》

3. 格隆汇，《Chiplet能为芯片设计带来哪些变革？》

4. 架构师技术联盟，《Chiplet如何革新半导体IP业务模式？》